JP-A 4189023; JP-A 2319279; JP-A 90319279

COPYRIGHT: (C)1992, JPO & Japio

PATENT ABSTRACTS OF JAPAN

04189023

GET EXEMPLARY DRAWING

July 7, 1992

PULSE SYNCHRONIZING CIRCUIT

INVENTOR: HAYAKAWA MITSURU

APPL-NO: 02319279 (JP 90319279)

FILED: November 22, 1990

ASSIGNEE: VICTOR CO OF JAPAN LTD

INT-CL: H03K5/00, (Section H, Class 03, Sub-class K, Group 5, Sub-group 00)

ABST:

PURPOSE: To prevent the occurrence of contention resulting in causing uncertain timing even when an input pulse and a clock pulse are asynchronous by providing a function to discriminate the contention between the input pulse and the clock pulse.

CONSTITUTION: An output (b) of a pulse width shaping circuit 31 and an output (c) of a delay circuit 32 are inputted to a discrimination circuit 33, in which whether or not leading edges of the pulse outputs b, c are close to each other, that is, the relation of contention is discriminated. The output (b) of the pulse width shaping circuit 31 and the delay output (c) of the delay circuit 32 are latched respectively by DFFs 331, 332 by using a 2nd clock CK 2. Then an output (d) of the FF 331 and an output (e) of the FF 332 are decoded by an inverter 333 and an AND gate circuit 334. After the decoding, an output of the gate 334 is latched at a trailing edge of the delay pulse (c) to output an output (f) for discriminating the contention.

LOAD-DATE: June 17, 1999

Source: All Sources > Area of Law - By Topic > Patent Law > Patents > Non-U.S. Patents > \$ Patent Abstracts of

Japan (1)

Terms: 4189023 (Edit Search)

View: Full

Date/Time: Tuesday, August 28, 2001 - 2:30 PM EDT

About LexisNexis | Terms and Conditions

Copyright © 2001 LexisNexis, a division of Reed Elsevier Inc. All rights reserved.

THIS PAGE BLANK (USPTO)

19 日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報(A) 平4-189023

Solnt. Cl. '

識別記号 庁内盛理番号

④公開 平成4年(1992)7月7日

H 03 K 5/00

V 7125-5 J

審査請求 未請求 請求項の殻 1 (全6頁)

❷発明の名称 パルス同期化回路

②符 頤 平2-319279

②出 頤 平2(1990)11月22日

700発明者 早川

充 神奈川県横浜市神奈川区守屋町3丁目12谷地 日本ピクタ

一株式会社内

勿出 願 人 日本ピクター株式会社

神奈川県横浜市神奈川区守屋町3丁目12番地

明 🗅 1

1. 発明の名称

パルス同類化回路

2. 特許副求の項目

口 1 の クロックにより 生成 された 口 例 性 の 入 カパルス を 辺 氏 し て 辺 氏 パ ル ス を 出 力 する 辺 氏 回 略と、

前記入力パルスとは2のクロックとのタイミング関係を判定して、自合器点にあると判定したときに所定の出力を初る判定回路と、

前記判定回路の出力を収分して出力する収分回路と、

- 前記-日子回路の出力を切良タイミングパルスによってラッチして出力する 算 1 のラッチ回路と、前記入力パルスと前記 足 5 パルスとを前記 章 1 のラッチ回路の出力により切り貸えて出力するスイッチと、

前記スイッチの出力を前に口2のクロックでラッチして囚定した同期化パルス出力を切る口2のラッチ回路とよりなることを守ひとするパルス同

阴化回路。

3. 免明の群団な説明

(登以上の利用分好)

本見明は、デジタル回路において、入力パルスと非同頃なクロックとの母合関係を忍けるようにしたパルス同頃化回路に関する。

(従杂の技術)

デジタル回路に入力するパルスをそのデジタル回路のクロックに同期させるために、 健療よりパルス同期化回路が用いられていることは Q 知の過りである。

は 6 國は 健 交の パルス 同 別 化 回覧を 示す 口 成 図 で あり、 は 7 図 は その パルス 同 別 化 回路 の 口 辺 回路 を 示す ブロック 図 で ある。

まず、 52 7 図を用いて世 次のパルス同期化回路 4 及びその口辺回路について説明する。 52 1 の計 は回路 1 には 52 1 の クロック C K 1 が、 52 2 の 計 は回路 2 には 52 2 の クロック C K 2 がそれぞれ入 力される。 5 た、パルス同別化回路 4 にも 52 2 の クロック C K 2 が入力される。

特開平4-189023(2)

そして、第1のクロックCK1で動作している 第1の計数回路1から出力されるデコードパルス は、パルス同期化回路4に入力され、パルス同期 化回路4は、第2のクロックCK2で動作する第 2の計数回路2へ同期をとるためのリセットパル スを出力する。

従来のパルス同期化回路4は第6図に示すように、Dフリップフロップ41、42及びNANDゲート回路43とによって構成される。

(発明が解決しようとする課題)

ところで、上述した第6図及び第7図に示す従来のパルス同期化回路4においては、第1のクロックCK1と第2のクロックCK2とが非同期である場合、パルス同期化回路4に入力する入力(入力パルス)aと第2のクロックCK2との競合が起こる。

この競合について、第8回を用いて説明する。 同図に示すように、入力(入力パルス) a の立上がりと第2のクロックCK2の立上がりとが時刻 t。において極めて接近している場合、入力パル ス a に含まれる ノイズ や クロック ジッタ 等により 競合状態となり、 その 出力が時刻 t。 に出力される h (1) と時刻 t。 に出力される h (2) との 2 つ が存在し、出力 タイミングが 1 クロック分不確定 となるという問題点がある。

そこで、本発明は、前記した入力パルスとクロックパルスとの競合状態を判定する機能を有し、その競合を避けて安定な同期化が可能なパルス同期化回路を提供することを目的とする。

(課題を解決するための手段)

ッチ 回路 の 出力 に よ り 切り 換え て 出力 す る スイッチ と 、 前 記 スイッチ の 出力 を 前記 第 2 の ク ロックで ラッチ して 確定 し た 間 期 化パルス 出力 を 得 る 第 2 の ラッチ 回路 と よ り な ることを 特 徹 と す るパルス 間 期 化 回路 を 提 供 す るもの で ある。

(実施例)

以下、本発明のパルス問期化回路について、単付図面を参照して説明する。

第1回は本発明のパルス周期化回路の一実施例を示すプロック図、第2回及び第3回は本発明のパルス同期化回路を説明するための図、第4回は本発明のパルス同期化回路の周辺回路を示すプロック図、第5回は本発明のパルス同期化回路の動作説明用タイミングチャートである。

まず、第 4 図を用いて本発明のパルス同期化回路 3 及びその 馬辺回路について説明する。第 1 の計 数回路 1 には第 1 のクロック C K 1 が、第 2 の計 数回路 2 には第 2 のクロック C K 2 がそれぞれ入力される。パルス同期化回路 3 には第 1 のクロック C K 2 及びタイミン

グパルスとが入力される。

モ して、 パルス 同期化回路 3 は第1 の ク ロック C K 1 により動作している 第1 の計数回路 1 から のデコードパルスを入力とし、 第2 のクロック C K 2 により動作する第2 の計数回路 2 に リ セット パルスとして出力するために、 第1 及び第2 のク ロックパルス C K 1 . C K 2 そしてタイミングパ ルスとによって制御されている。

次に、本発明のパルス同期化回路3の一実施例の具体的回路構成を第1回を用いて説明する。同国に示すように、パルス構整形回路31、連延回路32、判定回路33、被分回路34、第1のラッチ回路37とによって構成される。

そして、パルス幅整形回路 3 1 と遅延回路 3 2 及び料定回路 3 3 の具体的回路構成を第 2 図を用いて説明する。また、本発明のパルス同期化回路 3 における回路動作を第 5 図に示すタイミングチャートを用いて説明する。

第5回に示す入力パルスaはクロックCK1に

特開平4-189023 (3)

よって生成される周期性のパルスであり、そのパルス凸はクロック CK 1の周期 T l より大であるとする。

 類2図に示すように、パルス - 10 20 形回路 3 1 は

 Dフリップフロップ 3 1 1 と A N D ゲート回路 3 1 2 とよりなり、その出力はパルス - 10 T w (= T 1) なる出力 b となる。このパルス - 15 T w は、クロック C K 2 の 周期を T 1 とすれば、 T 1 / 2 < T w < T 1 に設定される。</td>

そして、その出力 b が入力する 2 延回路 3 2 は、インパータ 3 2 1 と D フリップフロップ 3 2 2 とよりなり、その 2 延時間 T d は、 T l く T d + T w < 2 T l に設定され、その出力はパルス 5 5 5 形回路 3 1 の出力 b に対し、 2 延時間 T d (= T l / 2) だけ 2 延し、パルス 5 T w の出力 c となる。

そして、パルス 悠 度 形 回路 3 1 の 出力 b 及 び 忍 延 回路 3 2 の 出力 c は 判定回路 3 3 に 入力 さ れ、 出力 b と 出力 c と の 頌 合 関係 (つ ま り、 お 互 い の パルスの 立上 が り が 髱 め て 絵 近 し て い る か) を 契 定回路33によって判定する。

回路32の出力(22 既 7 ル 7 2) c を それぞれ D フリップフロップ331.332において、 32のウロック C K 2 によってラッチし、その D フリップフロップ331の出力(ラッチ出力) d 及び Dフリップフロップ332の出力(ラッチ出力) d 及び Dをインバータ332と N D ゲート回路3334とによってデコードした役、その出力を足延パルス c の立下がりエッジでラッチして判定出力 f として出力する。

は 5 図において、 クロック C K 2 (1) は判定回路 3 3 の 入力パルスである出力 b (以下、 入 ロック C K 2 (1) は判力パルス b をも配す)と 位合条件になる 5 章 2 の クロック C K 2 (1) でラッチ した出力 d は時到 t。 ~ しん の 明問不定であり、 時刻 t , 以校 L (ロー) に の ルとなる。また、 辺延パルス c をラッチ した は っ こ において H (ハイ) レベルとなる。 こ の ラッチ 出力 d . 。をテコード して 時刻 t , にお

いて辺延パルスcの立下がりでラッチすれば、モの出力!はHレベルとなり、回合状図を判定することができる。

は す る に 、 判定 回 路 3 3 は 、 そ の 入力 パ ル ス b が ほ 2 の ク ロ ッ ク C K 2 で ラ ッ チ さ れ ず 、 そ の 判 定 出 力 が L レ ベル で あ り 、 足氏 パ ル ス c が ほ 2 の ク ロ ッ ク C K 2 で ラ ッ チ さ れ て 、 そ の 判定 出 力 ſ が H レ ベ ル で あ る む 合 の み 、 入 力 パ ル ス b と ほ 2 の ク ロ ッ ク C K 2 と は Q 合 す る タ イ ミ ン グ 関 係 で あ る と 判定 す る 。 そ し て 、 判定 出 力 ſ は 、 入 力 パ ル ス b の 凸 り 返 し 口 関 で 低 持 さ れ て い る 。

ところで、 判定回路 3 3 による 回合 判定は、 算2 の ク ロック C-K 2 が ク ロック C K 2 (1) の 条件のみならず、 ラッチ出力 d が L レベル、 ラッチ 出力 e が H レベルの 期間、 即 5 算 2 の クロック C K 2 が 5 前 t , の 正 松 を ラッチ する 位 正 関係 C K 2 (1) と 5 両 t , の 正 所 を ラッチ する 位 正 関係 C K 2 (1) と 6 両 t , の 正 所 を ラッチ する 位 正 関係 C K 2 (1) と の 間 で 口 合 と 判定する。

従って、本理明による回合判定は、判定ウィンドを有し、判定回路33に入力する出力bの立上

がりエッジタイミング t 。 を払むに - Δ T l ~ Δ T l の ウィンドとなり、 切 5 図に示すむ合、 Δ T l = T l - T w . Δ T l = T d + T w - T l という関係にある。

この関係は、入力パルス b のパルス CI T wが、T! / 2 < T w < T! であり、 辺懸 Fi 間 T d が、T! < T d + T ♥ < 2 T! の CI 合に 成り立つ ものである。 ゆえに、入力パルス a が上配したパルス CI を CI 足する CI 合に は、パルス CI 区 F 回路 3 1 は不足となる。

また、入力パルスロがアナログ回路により生成される切合には、パルス切(弦形回路 3 1 と 足延回路 3 2 とをアナログ手段では成し、上記した T w. T d の 条件を貫たすように真偽することも可能である。

特開平4~189023(4)

て誤動作することがなく、安定した判定条件が設 定される。

第 1 の ラッチ回路 3 5 は、スイッチ 3 6 を切り 換える タイミングを決定するもので、第 1 のラッ チ回路 3 5 に入力する入力パルス、つまり 積分回路 3 4 の出力パルスの周期より十分長い周期を有 する切換タイミングパルスで動作する。

そして、複分回路 3 4 における競合判定が有意となった場合、第 1 のラッチ回路 3 5 で決定される タイミングによりスイッチ 3 6 の出力 g は遅延の出力パルス (遅延パルス) c となり、 競合 科定が有意でなければ、スイッチ 3 6 の出力 はパルス 幅整形回路 3 1 の出力パルス b となる。 出力 g は第 2 のラッチ回路 3 7 において、第 2 のクロック C K 2 によりラッチされるが、 競合条件の場合には、遅延パルス c をラッチするので、 競合を避けることができる。

第2のラッチ回路37は第3回に示すように、 D.フリップフロップ371.372.373とN ANDゲート回路374とによって構成され、モ の動作は周知の如く、入力gの立上がりエッジの直後のクロックタイミングによりラッチされた負極性パルストを出力する。

第 5 図において、第 2 の クロック C K 2 の クロックタイミング C K 2 (1) 、 C K 2 (2) 、 C K 2 (3) に対応する出力 h を h (1) 、 h (2) 、 h (3) に示している。それぞれ時刻 t : 、 t 2 、 t v に確立しており、競合を回避できていることが判る。(発明の効果)

以上詳細に説明したように、本発明のパルス同期化回路は上述のように構成されてなるので、デジタル回路において入力パルスとクロックとが非同期であっても、競合を起こしてタイミングの不確定をまねくことなく安定した動作が可能となる等、実用上極めて優れた効果がある。


4. 図面の簡単な説明


第1 図は本発明のパルス同期化回路の一実施例の構成を示すプロック図、第2 図及び第3 図は本発明のパルス同期化回路を説明するための図、第4 図は本発明のパルス同期化回路の周辺回路を示

すプロック図、第.5 図は本発明のパルス同期化回路の動作説明用タイミングチャート、第 6 図は従来のパルス同期化回路を示す構成図、第 7 図は従来のパルス同期化回路の周辺回路を示すプロック図、第 8 図は従来のパルス同期化回路の動作説明用タイミングチャートである。

3 2 … 遅延回路、3 3 … 料定回路、3 4 … 複分回路、3 5 … 第 1 のラッチ回路、3 6 … スイッチ、3 7 … 第 2 のラッチ回路。


特許出額人 日本ピクター株式会社







第 4 図


特開平4-189023 (5)








特開平4-189023 (6)





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
OTHER:	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)